📱 반도체마스터 앱에서 이어서 공부하기
반도체 기초부터 8대 공정, 면접 기출, 자소서·면접 TIP까지 카테고리별로 정리되어 있습니다.
LDD(Lightly Doped Drain): 트랜지스터 소스·드레인을 '살짝' 도핑하는 이유
안녕하세요? 반도체 마스터입니다.
소스·드레인은 트랜지스터의 '출입구'입니다. 전자를 흘려보내기 위해 농도를 높게 도핑하는데, 채널 바로 옆 구간만큼은 일부러 농도를 낮춘 영역을 둡니다. 이게 LDD(Lightly Doped Drain, 저농도 드레인) 구조입니다.
문제: 드레인 근처에 전계가 집중된다
트랜지스터가 켜지면 전자가 채널을 따라 드레인으로 흘러갑니다. 채널이 짧아질수록 드레인 전압이 채널 끝 좁은 구간에 몰리면서 강한 전계가 생깁니다. 이 전계에 전자가 가속되면 게이트 산화막 속으로 튀어 들어가 산화막을 손상시키는 '핫 캐리어(Hot Carrier) 현상'이 발생합니다.
핫 캐리어로 산화막에 전자가 갇히면 문턱전압이 서서히 바뀌고 구동전류가 떨어지며 소자 수명이 단축됩니다.
LDD의 원리: 전계를 넓게 퍼뜨린다
LDD의 해법은 단순합니다. 드레인 바로 옆에 농도가 낮은 구간을 두면 같은 전압이라도 전압 강하가 넓은 영역에 걸쳐 일어나 전계(전압÷거리)가 낮아집니다. 전자가 받는 가속이 줄어들면 핫 캐리어도 함께 억제됩니다.
대신 LDD 영역은 저항이 커서 구동전류가 약간 줄어듭니다. 즉 LDD는 '신뢰성 vs 성능'의 트레이드오프로, 도즈가 낮고 접합 깊이가 얕게(수십 나노미터 수준) 형성됩니다.
공정 순서: 게이트 → LDD → 스페이서 → 고농도 S/D
LDD는 '자가정렬(self-aligned)' 방식으로 만들어집니다. 게이트를 패터닝한 뒤 게이트를 마스크 삼아 저도즈 이온 주입으로 LDD를 형성하고, 게이트 측벽에 절연막 스페이서(spacer)를 만든 뒤 스페이서를 마스크로 고도즈 주입을 하면 게이트에서 떨어진 위치에만 깊은 고농도 소스·드레인이 생깁니다.
마스크를 따로 쓰지 않고도 '얕은 저농도 영역(게이트 근처)'과 '깊은 고농도 영역(스페이서 밖)'을 정확히 배치할 수 있는 게 핵심이며, 스페이서 폭이 곧 LDD 길이를 결정하므로 스페이서 두께 제어가 소자 특성과 직결됩니다.
LDD vs halo(포켓) 임플란트
- LDD는 소스·드레인 측의 전계를 낮추는 구조, halo(포켓) 임플란트는 채널 아래에 반대 타입 불순물을 넣어 문턱전압 롤오프를 막는 도핑 기법
- LDD가 '드레인 쪽 전압 스트레스를 분산'한다면, halo는 '채널 전위를 게이트가 더 잘 붙잡도록' 돕는다
- 두 기법은 함께 쓰이며, 미세 공정일수록 halo의 역할이 커진다
면접 답변 포인트
- 'LDD를 왜 만드나': 드레인 근처 전계 집중 → 핫 캐리어 → 신뢰성 저하를 막기 위해, 채널 옆에 저농도 영역을 두어 전계를 분산시킨다
- '공정 순서를 말해봐라': 게이트 패터닝 → 저도즈 LDD 주입 → 스페이서 형성 → 고도즈 S/D 주입 (자가정렬)
- '트레이드오프는': 신뢰성·수명은 좋아지지만 LDD 저항 때문에 구동전류가 약간 감소한다
- 한 단계 더: 스페이서 폭이 LDD 길이를 결정하므로 스페이서 공정이 소자 특성과 직결된다는 점까지 언급하면 완성도가 올라갑니다
오늘은 LDD 구조의 물리적 이유와 공정 순서를 정리해봤습니다. '전계를 넓게 퍼뜨린다'는 한 문장만 기억해도 핫 캐리어, 자가정렬, 트레이드오프까지 한 번에 연결됩니다.
[반도체 교육 어플 - 반도체마스터: 개념부터 면접까지]
이동하는 와중에도 반도체를 공부하고 싶다면 제가 만든 반도체 어플을 이용해보세요!
반도체 기초부터 면접 기출문제, 자소서/면접/인적성 TIP 내용을 카테고리 별로 공부하실 수 있습니다.
플레이스토어와 앱스토어에서 제공 중이며 하기 링크를 통해 다운로드 가능하십니다 :)
'소자 구조' 카테고리의 다른 글
| CMOS 인버터: PMOS와 NMOS가 만나는 순간 (0) | 2026.10.07 |
|---|---|
| 하이브리드 본딩(Hybrid Bonding): 칩을 위로 쌓아 직접 잇는 3D 적층 기술 (0) | 2026.10.05 |
| 실리사이드(Salicide) 공정: 소스·드레인의 접촉 저항을 낮추는 자가정렬 기술 (0) | 2026.10.04 |
| STI(얕은 트렌치 소자 분리): 트랜지스터 사이를 구분 짓는 참호 기술 (0) | 2026.10.04 |
| TSV(실리콘 관통 전극): 칩을 위로 쌓아 올리는 3D 적층 기술 (0) | 2026.10.03 |