전체 글 (40) 썸네일형 리스트형 ALD(원자층 증착): 원자를 한 층씩 쌓아 만드는 완벽한 박막 반도체 기초8대 공정용어사전1:1 멘토링취업 TIP📱 반도체마스터 앱에서 이어서 공부하기반도체 기초부터 8대 공정, 면접 기출, 자소서·면접 TIP까지 카테고리별로 정리되어 있습니다.👉 [플레이스토어] 👉 [앱스토어]ALD(원자층 증착): 원자를 한 층씩 쌓아 만드는 완벽한 박막안녕하세요? 반도체 마스터입니다.오늘은 증착 공정의 '끝판왕'이라 불리는 ALD(Atomic Layer Deposition, 원자층 증착)를 다룹니다. CVD와 PVD가 한 번에 막을 두껍게 쌓는다면, ALD는 원자 한 층씩 쌓고 닦는 과정을 수백 번 반복해 박막을 만듭니다. 느리지만, 그만큼 정밀합니다.1. ALD의 핵심 원리: 자기 제한 반응ALD의 1사이클은 네 단계입니다. ① 전구체 A 주입 → ② 퍼지(.. TSV(실리콘 관통 전극): 칩을 위로 쌓아 올리는 3D 적층 기술 반도체 기초8대 공정용어사전1:1 멘토링취업 TIP📱 반도체마스터 앱에서 이어서 공부하기반도체 기초부터 8대 공정, 면접 기출, 자소서·면접 TIP까지 카테고리별로 정리되어 있습니다.👉 [플레이스토어] 👉 [앱스토어]TSV(실리콘 관통 전극): 칩을 위로 쌓아 올리는 3D 적층 기술안녕하세요? 반도체 마스터입니다.AI 시대가 열리면서 GPU가 요구하는 메모리 대역폭은 폭발적으로 늘었는데, D램 칩을 옆으로 넓히는 것만으로는 한계가 명확해졌습니다. 그래서 나온 발상이 "칩을 위로 쌓자"입니다. 오늘은 이 적층 기술의 핵심인 TSV(Through-Silicon Via, 실리콘 관통 전극)의 원리와 공정, HBM 적용까지 정리합니다.왜 칩을 쌓는가: 배선 길이가 곧 성능이다신호가 칩과 칩 사.. High-k/메탈게이트: 게이트 절연막이 얇아지며 생긴 누설 전류 문제와 그 해결책 반도체 기초8대 공정용어사전1:1 멘토링취업 TIP📱 반도체마스터 앱에서 이어서 공부하기반도체 기초부터 8대 공정, 면접 기출, 자소서·면접 TIP까지 카테고리별로 정리되어 있습니다.👉 [플레이스토어] 👉 [앱스토어]High-k/메탈게이트: 게이트 절연막이 얇아지며 생긴 누설 전류 문제와 그 해결책안녕하세요? 반도체 마스터입니다.오늘은 면접 단골인 High-k/메탈게이트(HKMG) 기술입니다. 게이트 산화막이 원자 몇 개 수준으로 얇아지자 절연막을 전자가 뚫고 지나가는 누설 전류가 문제가 됐는데요. 이 물리적 한계의 극복 과정을 알면 소자 질문에 답이 탄탄해집니다.산화막이 얇아지면 전자가 '뚫고' 지나간다게이트 산화막(SiO2)은 얇을수록 게이트가 채널을 강하게 제어할 수 있어 미세화와.. EUV 리소그래피: 13.5nm 빛으로 회로를 그리는 최첨단 노광 기술 반도체 기초8대 공정용어사전1:1 멘토링취업 TIP📱 반도체마스터 앱에서 이어서 공부하기반도체 기초부터 8대 공정, 면접 기출, 자소서·면접 TIP까지 카테고리별로 정리되어 있습니다.👉 [플레이스토어] 👉 [앱스토어]EUV 리소그래피: 13.5nm 빛으로 회로를 그리는 최첨단 노광 기술안녕하세요? 반도체 마스터입니다.오늘은 노광 공정의 정점인 EUV 리소그래피를 알아봅니다. 파장이 193nm인 ArF 빛으로는 그리기 어려워진 미세 회로를, 파장 13.5nm의 극자외선(EUV)으로 한 번에 그리는 기술입니다. 왜 렌즈가 아니라 거울을 쓰고, 왜 진공에서만 동작하는지 원리부터 차근차근 정리해볼게요.왜 EUV인가: 파장이 짧을수록 더 잘게 그린다노광으로 그릴 수 있는 최소 선폭은 레일리 식으.. 열산화(Thermal Oxidation): 실리콘 산화막으로 트랜지스터의 문을 여는 기술 반도체 기초8대 공정용어사전1:1 멘토링취업 TIP📱 반도체마스터 앱에서 이어서 공부하기반도체 기초부터 8대 공정, 면접 기출, 자소서·면접 TIP까지 카테고리별로 정리되어 있습니다.👉 [플레이스토어] 👉 [앱스토어]열산화(Thermal Oxidation): 실리콘 산화막으로 트랜지스터의 문을 여는 기술안녕하세요? 반도체 마스터입니다.오늘은 8대 공정 중 산화 공정의 핵심인 열산화에 대해 알아봅니다. 실리콘 웨이퍼 표면에 고품질 산화막(SiO2)을 직접 길러내는 이 공정은, 트랜지스터 게이트 절연막부터 소자 간 분리막까지 칩 곳곳에 쓰입니다.산화막이 필요한 이유산화막은 뛰어난 전기 절연막입니다. 게이트와 채널 사이에 얇은 게이트 산화막을 넣어 누설전류를 막고, STI(Shallow Tr.. RCA 세정: 웨이퍼 세정이 수율을 좌우하는 이유 반도체 기초8대 공정용어사전1:1 멘토링취업 TIP📱 반도체마스터 앱에서 이어서 공부하기반도체 기초부터 8대 공정, 면접 기출, 자소서·면접 TIP까지 카테고리별로 정리되어 있습니다.👉 [플레이스토어] 👉 [앱스토어]RCA 세정: 웨이퍼 세정이 수율을 좌우하는 이유안녕하세요? 반도체 마스터입니다.오늘은 8대 공정 중 하나인 '세정'을 정리합니다. 화려한 장비 공정 사이에서 주목받지 못하지만, 세정이 무너지면 뒤따르는 모든 공정이 무의미해집니다. 팹에서 웨이퍼가 한 공정을 마칠 때마다 세정으로 시작해 세정으로 끝나는 이유를 이해하면, 세정이 왜 수율과 직결되는지 감이 옵니다.오염이 '킬러 결함'이 되는 원리웨이퍼 표면의 오염은 크게 네 종류입니다. 파티클(미세 먼지), 유기물(인체 유분·.. 다마신(Damascene) 공정: 구리 배선으로 칩 회로를 잇는 방법 반도체 기초8대 공정용어사전1:1 멘토링취업 TIP📱 반도체마스터 앱에서 이어서 공부하기반도체 기초부터 8대 공정, 면접 기출, 자소서·면접 TIP까지 카테고리별로 정리되어 있습니다.👉 [플레이스토어] 👉 [앱스토어]다마신(Damascene) 공정: 구리 배선으로 칩 회로를 잇는 방법안녕하세요? 반도체 마스터입니다.오늘은 칩 속 트랜지스터들을 연결하는 '배선(interconnect)' 공정 중 구리 다마신(Damascene) 공정을 정리합니다. 트랜지스터가 아무리 빨라도 배선이 느리면 칩이 느려지기 때문에, 배선은 미세화 시대의 핵심 기술입니다.칩의 성능은 배선이 결정한다신호 전달 시간 = 트랜지스터 스위칭 시간 + 배선의 RC 지연(저항×커패시턴스)입니다. 미세화될수록 배선은 얇고 촘.. 증착(Deposition): CVD vs PVD, 박막을 만드는 두 가지 방식 비교 반도체 기초8대 공정용어사전1:1 멘토링취업 TIP📱 반도체마스터 앱에서 이어서 공부하기반도체 기초부터 8대 공정, 면접 기출, 자소서·면접 TIP까지 카테고리별로 정리되어 있습니다.👉 [플레이스토어] 👉 [앱스토어]증착(Deposition): CVD vs PVD, 박막을 만드는 두 가지 방식 비교안녕하세요? 반도체 마스터입니다.오늘은 반도체 8대 공정 중 박막 증착(Deposition)을 다룹니다. 칩 속 배선과 절연층은 모두 박막 위에 만들어지는데, 대표 방식인 CVD와 PVD의 원리를 비교해 정리했습니다.박막 증착이 왜 중요할까트랜지스터와 배선을 만들려면 웨이퍼 위에 얇은 막을 깔아야 합니다. 절연용 산화막(SiO2), 전도용 금속막(알루미늄·구리), 게이트용 폴리실리콘까지 수십~.. 이전 1 2 3 4 5 다음
