안녕하세요? 반도체 마스터입니다.
칩이 빨라지려면 트랜지스터만 빨라져서는 안 됩니다. 배선 속도를 갉아먹는 RC 지연을 줄이려고 절연막의 유전율을 낮춰 왔지만, Low-k만으로는 한계가 보입니다. 그래서 등장한 방법이 배선 사이를 아예 공기(k≈1)로 비우는 에어갭입니다. 어떻게 만들고, 어디에 쓰고, 무엇을 감수해야 하는지 면접 포인트와 함께 정리합니다.
이 글의 핵심 3줄
- 에어갭은 배선 사이 절연막 일부를 걷어내고 공기(k≈1)를 가둬 측면 커패시턴스를 줄이는 기술입니다.
- 대표적인 형성법은 단차 피복이 나쁜 증착으로 홈 입구를 먼저 막아 빈 공간을 남기는 방식입니다. 희생층을 채웠다 제거하는 방식도 있습니다.
- 기계적 강도, 열 방출, 비아 착지 문제 때문에 비아가 내려앉지 않는 촘촘한 신호 배선층에만 골라 씁니다.
에어갭이 노리는 곳은 RC 지연의 C
배선은 저항 R과 커패시턴스 C를 가진 RC 회로이고, 신호 지연은 R×C에 비례합니다. 선폭이 미세화되면 배선이 가늘어져 R이 커지고, 간격이 좁아지면 C = k·ε₀·A/d에서 d가 작아져 C가 커집니다. R은 구리에서 코발트·루테늄 같은 금속으로 다루고, C는 절연막의 유전율 k를 낮추는 것으로 다뤄 왔습니다. SiO₂의 약 3.9~4.2에서 다공성 ULK의 약 2.2~2.5까지 내려왔지만, 기공을 더 늘리면 강도와 손상 문제가 커집니다. 그래서 다음 후보가 공기(k≈1)입니다. Low-k가 어떻게 진화했는지는 앞선 글(Low-k 절연막)에서 정리했습니다.
면접 포인트: RC 지연에서 R은 금속이, C는 절연막이 담당한다는 역할 분담을 먼저 말하세요.
에어갭은 이렇게 만듭니다
공기는 증착할 수 없으니 '빈 공간을 남기는' 방식으로 접근합니다. 대표적인 흐름은 다음과 같습니다.
- 배선 형성: 구리 배선 사이를 절연막이 채운 상태에서 시작합니다.
- 절연막 일부 제거: 배선 사이 절연막을 위쪽부터 걷어냅니다.
- 비등각 증착으로 덮기: 단차 피복이 나쁜 막을 올리면 좁은 홈 입구에서 막이 먼저 자라 입구가 닫힙니다.
- 빈 공간 확보: 입구가 막히고 안쪽에 공기가 갇힌 에어갭이 완성됩니다.
다른 방식으로는 배선 사이를 희생층(sacrificial layer)으로 채우고 그 위에 캡 막을 덮은 뒤, 희생층만 선택적으로 제거하는 방법도 연구되어 왔습니다. 어느 쪽이든 "나중에 없앨 것을 일부러 넣거나, 입구를 막아 빈 곳을 남긴다"는 발상이 핵심입니다.
얼마나 빨라질까: 이론과 현실
같은 구조의 배선 사이를 모두 공기(k≈1)로 채웠다고 가정하면, 다공성 ULK(k≈2.4)보다 커패시턴스가 절반 이하로 줄어듭니다. 하지만 실제 칩에서는 캡 막과 위아래 층의 절연막이 남고 공기 공간도 배선 사이 일부에만 생기므로 개선폭은 이론값보다 작습니다. 그래도 측면 용량이 줄면 RC 지연뿐 아니라 동적 전력과 크로스토크도 함께 줄어듭니다.
현실적인 난제
- 기계적 강도: 빈 공간은 아무것도 지지하지 못해, 후속 CMP나 패키징 응력에서 무너질 위험이 있습니다.
- 열 방출: 공기는 열을 잘 전달하지 못해 발열이 갇히기 쉽습니다.
- 신뢰성: 캡 막이 빈 공간을 완전히 막지 못하면 수분이 스며들어 유전율이 다시 오르고, 절연 파괴(TDDB) 수명도 캡 막의 완성도에 달려 있습니다.
- 비아 착지: 비아가 빈 공간 위에 떨어지면 불량이 되므로, 설계 단계에서 적용할 수 있는 곳이 제한됩니다.
그래서 업계는 전면 도입 대신 비아가 착지하지 않는 촘촘한 신호 배선층에만 선택 적용하는 식으로 타협합니다.
직무별로는 이렇게 연결됩니다
- BEOL·박막 공정 엔지니어: 비등각 증착 조건으로 입구가 닫히는 높이와 빈 공간의 크기를 맞추고, 캡 막이 공간을 완전히 밀봉하도록 관리합니다.
- 설계(배선·레이아웃) 엔지니어: 에어갭을 적용하는 층과 비아 착지 제약을 레이아웃 규칙에 반영합니다.
- 신뢰성·품질 엔지니어: 절연 파괴(TDDB), 기계적 강도, 열 사이클 뒤 박리·크랙을 평가합니다.
* 회사와 직무 구분에 따라 담당 범위는 다를 수 있습니다.
면접에서는 이렇게 물어봅니다
Q. 에어갭이란 무엇이고 왜 쓰나요?
30초 답변: 에어갭은 배선 사이 절연막 일부를 걷어내고 그 자리를 유전율 약 1인 공기로 남기는 기술입니다. 다공성 low-k로 유전율을 더 낮추기 어려워졌기 때문에 쓰이며, 배선 사이 측면 커패시턴스가 크게 줄어 RC 지연과 전력, 크로스토크가 줄어듭니다.
꼬리질문: 에어갭을 어떻게 만드나요?
→ 배선 사이 절연막을 일부 제거한 뒤 단차 피복이 나쁜 증착으로 위를 덮으면 입구가 먼저 막히면서 가운데 빈 공간이 갇힙니다. 희생층을 채웠다가 캡 막을 통해 선택적으로 제거하는 방법도 있습니다.
Q. 에어갭의 한계와 적용 전략을 설명하시오
30초 답변: 공기는 기계적 강도가 없고 열도 잘 내보내지 못하며, 비아가 빈 공간 위에 떨어지면 불량이 됩니다. 그래서 전면에 쓰지 않고 비아가 착지하지 않는 촘촘한 신호 배선층에만 골라 적용합니다.
꼬리질문: 에어갭의 신뢰성은 어떻게 확인하나요?
→ 단면 분석으로 캡 막이 빈 공간을 완전히 막았는지 보고, 절연 파괴(TDDB)와 기계적 강도, 열 사이클 뒤 박리·크랙을 평가합니다.
Q. RC 지연에서 R과 C는 각각 어떤 기술로 줄이나요?
30초 답변: R은 배선 금속 쪽에서, 구리 다음으로 좁은 배선에 유리한 코발트·루테늄 같은 금속과 배리어 축소로 줄입니다. C는 절연막 쪽에서, low-k 막부터 에어갭까지 유전율을 낮춰 줄입니다.
꼬리질문: 좁은 배선에서 구리 비저항이 커지는 이유는 무엇인가요?
→ 배선 폭이 전자 평균 자유 행로(약 40nm)보다 좁아지면 표면과 결정립계 산란이 늘고, 줄어들지 않는 배리어가 단면을 더 많이 차지하기 때문입니다.
읽은 것과 말할 수 있는 것은 다릅니다
위 질문들을 소리 내어 답해 보고, 꼬리질문까지 이어서 연습해 보세요.
- 심화 레슨: 「차세대 배선: Co·Ru와 에어갭」, 「RC 지연과 low-k 절연막」 — 저항 쪽(대체 금속)과 용량 쪽(low-k, 에어갭)을 한 흐름으로
- 면접기출: 「금속 배선에서 저저항 배선(Low-Resistance Interconnect) 구현 방법」, 「Low-k 절연막을 공정에 적용할 때 생기는 문제와 해결 방법」
- 모의면접: 직무 트랙을 골라 꼬리질문까지 이어서 연습하고 리포트로 정리
면접기출 517문항 · 현업 트러블슈팅 케이스 143개 · 공정 게임 19종. 기초 레슨 21개는 무료이고, 이용권은 한 번 결제하는 방식이라 자동으로 갱신되지 않아요.
Google Play에서 받기 App Store에서 받기오늘은 에어갭을 정리해봤습니다. "RC 지연 → 유전율을 낮춰라 → 공기(k≈1) → 선택 적용"이라는 흐름을 기억하면 BEOL 질문에 자신 있게 답할 수 있습니다. 다음 글에서는 칩을 얇게 깎는 웨이퍼 백그라인딩을 다뤄보겠습니다!
학습 상담이 필요하다면 [현직자 멘토링 신청하기]
'반도체 8대 공정' 카테고리의 다른 글
| 다이 본딩(다이 어태치)이란? 은 페이스트 vs DAF 선택 기준 (0) | 2026.10.31 |
|---|---|
| 웨이퍼 백그라인딩이란? 칩을 얇게 가는 이유와 공정 순서 (0) | 2026.10.31 |
| Low-k 절연막: 구리 배선 사이 절연막의 유전율을 낮춰 RC 지연을 줄이는 기술 (0) | 2026.10.30 |
| ALE(원자층 식각): 원자를 한 층씩 깎아내는 궁극의 정밀 식각 기술 (0) | 2026.10.23 |
| 콘택트 플러그: 트랜지스터와 배선을 잇는 수직 통로 (0) | 2026.10.22 |
