STT-MRAM: 자석으로 데이터를 기억하는 차세대 메모리

📱 반도체마스터 앱에서 이어서 공부하기

반도체 기초부터 8대 공정, 면접 기출, 자소서·면접 TIP까지 카테고리별로 정리되어 있습니다.

👉 [플레이스토어]   👉 [앱스토어]

STT-MRAM: 자석으로 데이터를 기억하는 차세대 메모리

안녕하세요? 반도체 마스터입니다.

오늘은 DRAM, SRAM, 플래시 메모리에 이어 차세대 메모리로 주목받는 STT-MRAM을 알아봅니다. 전원을 꺼도 데이터가 사라지지 않는 비휘발성 메모리의 비밀, 자석에 있습니다.

---

STT-MRAM이 주목받는 이유

DRAM은 속도가 빠르지만 전원이 꺼지면 데이터가 날아가고, 주기적으로 리프레시(refresh) 해야 해서 전력을 소모합니다. 플래시는 전원을 꺼도 데이터가 남지만 쓰기 속도가 느리고 쓰기 횟수에 수명 제한이 있습니다. STT-MRAM은 이 둘의 장점을 노립니다: 전원을 꺼도 데이터가 유지되는 비휘발성(플래시급) + DRAM급 읽기/쓰기 속도와 높은 쓰기 내구성. 그래서 '유니버설 메모리' 후보로 불립니다. 실제로 자동차용 MCU, 웨어러블, AI 가속기의 내장 메모리에 이미 채용되기 시작했습니다.

---

핵심 구조: 자기터널접합(MTJ)

STT-MRAM 셀의 핵심은 자기터널접합(Magnetic Tunnel Junction, MTJ)이라는 나노급 기둥 구조입니다. 위에서부터 상부 전극 – 자유층(Free Layer, 자화 방향이 바뀔 수 있는 자성층) – MgO 터널 장벽(1nm 내외의 얇은 절연막) – 고정층(Pinned Layer, 자화 방향이 고정된 자성층) – 시드층 – 하부 전극 순서로 쌓입니다.

핵심 아이디어는 '터널 자기저항(TMR) 효과'입니다. 자유층과 고정층의 자화 방향이 평행(P, Parallel)하면 전자가 터널링하기 쉬워 저항이 낮고(데이터 0), 반평행(AP, Anti-Parallel)하면 저항이 높습니다(데이터 1). 즉, 데이터가 전하가 아니라 저항 상태로 저장되는 겁니다. 전하가 새어 나갈 일이 없으니 리프레시가 필요 없고, 전원을 꺼도 자화 방향이 그대로 남아 비휘발성이 됩니다. 읽기 동작은 단순히 셀에 작은 전류를 흘려 저항(전압)을 감지하는 방식이라 DRAM의 파괴적 읽기보다 안정적입니다.

---

쓰기 원리: 스핀 전달 토크(STT)

읽기는 쉬운데, 쓰기가 난제였습니다. 예전 MRAM(토글 MRAM)은 셀 근처 배선에 전류를 흘려 자기장을 만들어 자화 방향을 뒤집었는데, 셀이 작아질수록 뒤집기 위한 자기장이 정확히 그 셀에만 걸리기 어려워 한계가 있었습니다(half-select 문제).

STT(Spin Transfer Torque, 스핀 전달 토크) 방식은 자기장이 아니라 스핀 편극 전류 자체를 셀에 직접 흘려 자유층의 자화를 뒤집습니다. 스핀 방향이 정렬된 전자들이 자유층에 각운동량을 전달하면 토크가 발생해 자화 방향이 돌아섭니다. 쓰려는 데이터에 따라 전류 방향을 바꿔 평행 ↔ 반평행 상태를 오가게 만듭니다. 핵심 장점은 두 가지입니다. 첫째, 전류가 해당 셀을 직접 통과하므로 선택이 정확하고 셀 축소에 유리합니다. 둘째, 쓰기 에너지가 자기장 방식보다 작아 저전력화에 유리합니다.

---

기존 메모리와의 비교

면접 단골 비교 표를 머릿속에 넣어두세요. 속도: SRAM > DRAM ≈ STT-MRAM 읽기 > 플래시. 비휘발성: 플래시와 STT-MRAM만 해당, DRAM·SRAM은 휘발성. 쓰기 내구성: 플래시는 약 10만 회 내외의 쓰기 수명 제한이 있지만 STT-MRAM은 자화 방향을 뒤집는 물리적 특성 덕분에 사실상 무제한급(10^12회 이상 수준)으로 알려져 있습니다. 집적도·비용: 이게 STT-MRAM의 약점입니다. 셀 구조가 복잡하고 면적이 커서 대용량 메모리로 DRAM·플래시를 대체하긴 어렵고, 그래서 내장 메모리·캐시·코드 저장 같은 'SRAM+플래시 경계 영역'을 공략하는 중입니다.

---

남은 과제와 발전 방향

상용화의 걸림돌은 크게 세 가지입니다. 첫째, MTJ 적층막 공정의 난이도와 수율입니다. MgO 터널 장벽은 1nm 안팎으로, 원자 한 층 두께 편차가 TMR 비율(읽기 마진)을 좌우하므로 원자 단위 공정 제어가 필요합니다. 둘째, 셀 면적입니다. 셀 하나에 트랜지스터 한 개+MTJ 한 개(1T1MTJ) 구조가 기본이라 DRAM보다 면적 효율이 떨어집니다. 셋째, 열 안정성과 쓰기 전류의 트레이드오프입니다. 데이터를 오래 보관하려면 자화를 강하게 고정해야 하는데, 그럴수록 뒤집을 때 더 큰 쓰기 전류가 필요합니다. 이를 해결하기 위해 수직 자기 이방성(p-MTJ), 스핀-궤도 토크(SOT-MRAM), 전압 제어(VCMA) 같은 차세대 쓰기 방식 연구가 활발합니다.

---

면접에서 묻는 포인트 정리

• MTJ의 적층 구조(자유층–MgO 장벽–고정층)를 순서대로 그릴 수 있는가
• 평행/반평행 자화 방향이 저항 상태(저저항/고저항)와 데이터(0/1)에 어떻게 매칭되는가
• STT 쓰기가 기존 자기장 쓰기 방식보다 나은 이유 (선택 정확도, 셀 축소성)
• DRAM/SRAM/플래시/STT-MRAM의 속도·비휘발성·쓰기내구성 비교
• 상용화 과제: MgO 장벽 두께 제어, 셀 면적, 열 안정성–쓰기 전류 트레이드오프

오늘은 STT-MRAM을 정리해봤습니다. '전하 대신 자화 방향을 저장한다'는 한 문장이 전체 구조를 이해하는 열쇠입니다!

---

[반도체 교육 어플 - 반도체마스터: 개념부터 면접까지]

이동하는 와중에도 반도체를 공부하고 싶다면 제가 만든 반도체 어플을 이용해보세요!

반도체 기초부터 면접 기출문제, 자소서/면접/인적성 TIP 내용을 카테고리 별로 공부하실 수 있습니다.

플레이스토어와 앱스토어에서 제공 중이며 하기 링크를 통해 다운로드 가능하십니다 :)

[플레이스토어]

[엡스토어]

[반도체 상시 멘토링 신청하기]